EPM9320RI208-10N vs EPM9320ARC208-10N Comparaison
Comparaison détaillée côte à côte de EPM9320RI208-10N par Altera et EPM9320ARC208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320RI208-10N | EPM9320ARC208-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $27,20 | $19,45 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | Complex Programmable Logic Device (CPLD) | CPLD (Complex Programmable Logic Device) |
| Usable Gates | 6,000 | — |
| Macro Cells | 320 | 320 |
| Logic Array Blocks (LABs) | 20 | 16 |
| Pin-to-Pin Propagation Delay (tPD) | 10 ns | — |
| Maximum System Clock Frequency | 100 MHz | — |
| Tension d'alimentation | 5 V | — |
| I/O Voltage | 5 V | — |
| User I/O Pins | 160 | 168 |
| Boîtier | 208-pin RQFP (PowerQuad II) | 208-pin RQFP (BFQFP with exposed pad) |
| Type de montage | Surface Mount | Surface Mount |
| Configuration Memory | EEPROM (non-volatile) | Non-volatile EEPROM |
| In-System Programmability | Yes (JTAG/ISP) | — |
| Plage de température de fonctionnement | -40C to +85C (industrial) | — |
| Statut RoHS | Compliant (N suffix = lead-free) | Compliant (lead-free 'N' suffix) |
| Lead Finish | Lead-free (matte tin) | — |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Logic Gates | — | 6,000 gates |
| Propagation Delay (tPD) | — | 10 ns |
| Maximum Frequency | — | 144.9 MHz |
| Supply Voltage (VCC) | — | 5 V |
| Dedicated Input Pins | — | 12 |
| Température de fonctionnement | — | 0C to +70C (Commercial) |
| Programming Interface | — | IEEE Std. 1149.1 JTAG |