EPM9320RI208-20C vs EPM9320RC208-20 Comparaison

Comparaison détaillée côte à côte de EPM9320RI208-20C par Altera et EPM9320RC208-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320RI208-20C EPM9320RC208-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,10 $21,90
Family MAX 9000 MAX 9000
Device Type EE PLD / CPLD CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells 320 —
Usable Gates 6,000 6,000
Number of Flip-Flops 484 —
Logic Array Blocks (LABs) 16 20
Maximum Internal Clock Frequency 100 MHz —
Pin-to-Pin Propagation Delay (tPD) 20 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5.0 V —
Programmable Interface JTAG (IEEE Std. 1149.1) BST —
In-System Programmability Yes (5.0 V ISP via JTAG) —
Technology CMOS EEPROM —
Boîtier 208-pin RQFP (Plastic Quad Flat Pack) 208-RQFP, exposed pad (208-BFQFP)
Operating Temperature (Industrial) -40C to +85C —
Type de montage Surface Mount Surface Mount
Lead-Free / RoHS Information not confirmed from verified data [DATA_NEEDED: RoHS status] —
Macrocells — 320
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Température de fonctionnement — 0 °C to 70 °C (commercial)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis