EPM9560ARC240-10 vs EPM9560ABC356-10 Comparaison

Comparaison détaillée côte à côte de EPM9560ARC240-10 par Altera et EPM9560ABC356-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560ARC240-10 EPM9560ABC356-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $28,80 $92,40
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array MatriX (MAX) - third generation —
Usable Gates 12,000 12,000
Macrocells 560 560
User I/Os (this package) 191 (per Mouser listing) —
Internal Frequency 144.9 MHz —
Propagation Delay (tpd) 11.4 ns —
Supply Voltage - Internal (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (selectable) —
Process Technology CMOS EEPROM —
Boîtier 240-pin PowerQuad QFP (RQFP / EAR240) 356-LBGA (35 x 35 mm)
Température de fonctionnement 0C to +70C (commercial) 0 °C to 70 °C (Commercial)
Configuration Memory EEPROM (non-volatile, in-system programmable) —
Logic Family CMOS —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: rohs status]
Device Family — MAX 9000A
Product Series — MAX 9000
Logic Array Blocks (LABs) — 35
Maximum User I/Os — 216
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Counter Frequency — 144 MHz
Tension d'alimentation — 4.75 V to 5.25 V (5 V nominal)
Programmability — EEPROM, 5-V In-System Programmable (ISP)
JTAG Interface — IEEE Std. 1149.1 compliant
PCI Compliance — PCI Local Bus Specification Revision 2.2
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis