EPM9560ARI208-10N vs EPM9560RI208-10N Comparaison

Comparaison détaillée côte à côte de EPM9560ARI208-10N par Altera et EPM9560RI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560ARI208-10N EPM9560RI208-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,10 $61,75
Family MAX 9000 MAX 9000
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 12,000
Macrocells 560 —
Logic Array Blocks (LABs) 35 —
Maximum User I/O Pins 212 —
Flip-Flops 484 —
Propagation Delay (tPD1) 10 ns —
Clock-to-Output (tCO) 4.5 ns —
Setup Time (tSU) 3.0 ns —
Maximum Counter Frequency (fCNT) 144.9 MHz —
Tension d'alimentation 5.0 V 5 V
Logic Family CMOS EEPROM —
Programming Interface JTAG (IEEE 1149.1) - In-System Programmable —
Boîtier 208-pin RQFP (Plastic) 208-pin RQFP (PQFP)
Température de fonctionnement 0 C to 70 C (Commercial) -40C to +85C (Industrial grade, "RI" suffix)
Type de montage Surface Mount —
Device Type — CPLD (Complex Programmable Logic Device)
Architecture — CMOS EEPROM-based Multiple Array MatriX (MAX)
Macro Cells — 560
Register Bits — 12,160
User I/Os — 212
Pin-to-Pin Delay — 10 ns (speed grade -10)
Maximum Frequency — 100 MHz to 125 MHz
Programming Method — In-system via IEEE 1149.1 (JTAG)
Niveau MSL — 3 (168 Hours)
Statut RoHS — ROHS3 Compliant (per fpgalink)
Configuration Memory — On-chip EEPROM (non-volatile)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis