EPM9560ARI240-10 vs EPM9560GC280-15N Comparaison

Comparaison détaillée côte à côte de EPM9560ARI240-10 par Altera et EPM9560GC280-15N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560ARI240-10 EPM9560GC280-15N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $125,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 12,000 (typical)
Macro Cells 560 —
User I/O Pins 191 —
Boîtier 240-pin RQFP (PowerQuad Flat Pack) CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Pin-to-Pin Propagation Delay 10 ns —
Internal Frequency 144.9 MHz —
Tension d'alimentation 5.0 V —
Technology CMOS, EEPROM-based configuration —
Plage de température de fonctionnement -40 C to +85 C (industrial) —
Type de montage Surface Mount —
Configuration Memory EEPROM (non-volatile, instant-on) —
Logic Architecture Multiple Array MatriX (MAX) with global interconnect array —
Statut RoHS [DATA_NEEDED: RoHS status] —
Moisture Sensitivity Level [DATA_NEEDED: MSL level] —
Number of Terminals 240 —
Terminal Form Gull Wing PIN/PEG
Device Family — MAX 9000
Product Type — EE PLD / CPLD
Macrocell Count — 560
Propagation Delay (tPD) — 16.6 ns
Fréquence d'horloge maximale — 117.6 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Maximum Supply Voltage — 5.25 V
Logic Technology — CMOS EEPROM
In-System Programmability — Yes (5.0-V ISP via JTAG)
Boundary-Scan (JTAG) — IEEE Std. 1149.1 compliant
Package Code — PGA / CPGA280
Operating Temperature Grade — Commercial
Architecture — Multiple Array MatriX (MAX) 3rd generation

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis