EPM9560GC280-20 vs EPM9560GM280-15 Comparaison
Comparaison détaillée côte à côte de EPM9560GC280-20 par Altera et EPM9560GM280-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560GC280-20 | EPM9560GM280-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $360,00 | $110,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | EE PLD (EEPROM-based) |
| Usable Gates | 12,000 | — |
| Macrocells | 560 | 560 |
| Maximum User I/O | 212 | — |
| Pin-to-Pin Delay | 20 ns (speed grade -20) | — |
| Counter Frequency (max) | 100 MHz | — |
| Supply Voltage (VCCINT) | 4.75 V to 5.25 V (5.0 V nominal) | — |
| I/O Voltage | 3.3 V or 5.0 V configurable | — |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Boîtier | 280-pin CPGA (Ceramic Pin Grid Array) | FineLine BGA-280 (GM) |
| Température de fonctionnement | [DATA_NEEDED: commercial/industrial/military grade] | -40C to +85C (industrial) |
| In-System Programming | Yes, via IEEE 1149.1 JTAG | — |
| Type de montage | Through-Hole (CPGA socket) | — |
| Statut RoHS | [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant] | ROHS3 Compliant |
| Flip-Flops | — | 772 |
| User I/O | — | 216 |
| Logic Array Blocks (LABs) | — | 35 (16 macrocells each) |
| Supply Voltage (Nominal) | — | 5.0 V |
| Supply Voltage (Max) | — | 5.5 V |
| I/O Logic Level Support | — | 3.3 V or 5 V |
| Pin-to-Pin Delay (tPD) | — | 15 ns (speed grade -15) |
| In-System Programmability | — | Yes (5V ISP via JTAG IEEE 1149.1) |
| Niveau MSL | — | 3 (168 Hours) |