EPM9560GM280-15 vs EPM9560GC280-15 Comparaison
Comparaison détaillée côte à côte de EPM9560GM280-15 par Altera et EPM9560GC280-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560GC280-15 - MAX 9000 CPLD, 560 Macro Cells, 15ns CPGA280 | Intel / Altera
EPM9560GC280-15 ObsoleteComparaison des spécifications
| Paramètre | EPM9560GM280-15 | EPM9560GC280-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $110,00 | $115,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EE PLD (EEPROM-based) | EE PLD (CMOS EEPROM-based CPLD) |
| Macrocells | 560 | — |
| Flip-Flops | 772 | — |
| User I/O | 216 | — |
| Logic Array Blocks (LABs) | 35 (16 macrocells each) | — |
| Supply Voltage (Nominal) | 5.0 V | — |
| Supply Voltage (Max) | 5.5 V | — |
| I/O Logic Level Support | 3.3 V or 5 V | — |
| Pin-to-Pin Delay (tPD) | 15 ns (speed grade -15) | — |
| Boîtier | FineLine BGA-280 (GM) | — |
| Process Technology | CMOS EEPROM | — |
| In-System Programmability | Yes (5V ISP via JTAG IEEE 1149.1) | — |
| Température de fonctionnement | -40C to +85C (industrial) | — |
| Statut RoHS | ROHS3 Compliant | Non-compliant (ceramic CPGA, contains lead) |
| Niveau MSL | 3 (168 Hours) | — |
| Macro Cells | — | 560 |
| Typical Gates | — | 12,000 |
| Maximum Operating Frequency | — | 117.6 MHz |
| Propagation Delay (tpd) | — | 15 ns (speed grade -15) |
| Propagation Delay (alternate datasheet figure) | — | 16.6 ns |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |
| Operating Temperature (Commercial) | — | 0C to +70C |
| Package Type | — | CPGA-280 (Ceramic Pin Grid Array, 280 pins) |
| Type de montage | — | Through-Hole |
| Programmability | — | In-System Programmable (ISP) via JTAG IEEE 1149.1 |
| Technology | — | CMOS EEPROM, 0.5 um process (MAX third-gen) |
| Architecture | — | Multiple Array MatriX (MAX) |
| Statut du cycle de vie | — | Obsolete (legacy Altera MAX 9000 family) |