EPM9560RC208-20N vs EPM9560WC208-20C Comparaison
Comparaison détaillée côte à côte de EPM9560RC208-20N par Intel et EPM9560WC208-20C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560RC208-20N | EPM9560WC208-20C |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $140,00 |
| Device Family | MAX 9000 (EPM9560) | MAX 9000 (EE PLD) |
| Macrocells | 560 | 560 |
| Usable Gates | 12,000 | — |
| Propagation Delay (tPD) | 20 ns | 20 ns |
| Boîtier | 208-pin RQFP (PowerQuad Flat Pack) | 208-pin CQFP (Ceramic Quad Flat Pack) |
| User I/O Pins | 149 | 149 |
| Tension d'alimentation | 5.0 V | 3.3 V or 5 V (configurable I/O) |
| Configuration Technology | EEPROM (non-volatile) | — |
| In-System Programmability | Yes, via IEEE Std. 1149.1 JTAG | — |
| JTAG Interface | IEEE Std. 1149.1 | — |
| Type de montage | Surface Mount | Surface Mount (Ceramic QFP) |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Statut RoHS | Lead-free (N suffix) | ROHS3 Compliant (per fpgalink listing) |
| Logic Architecture | Multiple Array MatriX (MAX), third-generation CMOS EEPROM | — |
| Flip-Flops | 772 (per EPM9560 series data) | — |
| Speed Grade | -20 (20 ns) | — |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Series | — | EPM9560 |
| Logic Array Blocks (LABs) | — | 35 |
| Fréquence d'horloge maximale | — | [DATA_NEEDED: fMAX value not in verified data] |
| Process Technology | — | CMOS, Electrically Erasable |
| Nombre de broches | — | 208 |
| Programming Interface | — | JTAG BST (in-system programmable) |
| Operating Temperature Grade | — | Commercial (C suffix) |
| Moisture Sensitivity Level | — | MSL 3 (168 Hours) |