EPM9560RC208-5 vs EPM9560RC208-15 Comparaison
Comparaison détaillée côte à côte de EPM9560RC208-5 par Altera et EPM9560RC208-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560RC208-5 | EPM9560RC208-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $62,00 | $0,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | EEPROM-based Complex Programmable Logic Device (CPLD) |
| Macro Cells | 560 | 560 macro cells |
| Usable Gates | 12,000 | 12,000 gates |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/O | 149 | — |
| Dedicated Inputs | 16 | — |
| Flip-Flops | 772 | — |
| Propagation Delay (tPD) | 5 ns | — |
| Internal Counter Frequency (fCNT) | 117.6 MHz | — |
| Supply Voltage (VCC) | 5.0 V | — |
| Boîtier | 208-pin RQFP (Plastic Quad Flat Pack) | 208-pin RQFP (Power Quad Flat Pack) |
| Process Technology | CMOS EEPROM | — |
| Programming Interface | JTAG (IEEE Std 1149.1) + 5V ISP | — |
| Température de fonctionnement | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| Statut RoHS | Non-compliant (5V process, legacy RQFP) | [DATA_NEEDED: RoHS status] |
| Pin-to-Pin Delay | — | 15 ns |
| Counter Speed | — | 117.6 MHz |
| Tension d'alimentation | — | 5.0 V |
| Configuration Technology | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes, via IEEE Std. 1149.1 JTAG |
| Type de montage | — | Surface Mount |
| Number of I/O Pins | — | [DATA_NEEDED: number of I/O pins] |
| Logic Array Blocks | — | [DATA_NEEDED: number of logic array blocks] |
| Speed Grade | — | -15 (15 ns pin-to-pin) |
| Architecture | — | Third-generation Multiple Array MatriX (MAX) |