EPM9560RC304-10 vs EPM9560RC304-15C Comparaison
Comparaison détaillée côte à côte de EPM9560RC304-10 par Intel et EPM9560RC304-15C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560RC304-15C - 560 Macro Cell MAX 9000 CPLD 117.6MHz 5V | Altera
EPM9560RC304-15C ObsoleteComparaison des spécifications
| Paramètre | EPM9560RC304-10 | EPM9560RC304-15C |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $17,60 | $24,50 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD / EPLD | CPLD (Complex Programmable Logic Device) |
| Macrocells | 560 | — |
| Usable Gates | 16000 | 12,000 |
| Logic Elements | 560 | — |
| Boîtier | RQFP-304 (RC) | 304-pin RQFP |
| Nombre de broches | 304 | — |
| Pin-to-Pin Propagation Delay | 12 ns | — |
| Speed Grade | -10 | — |
| Tension d'alimentation | 5 V | 5.0 V |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | 0 C to +70 C (Commercial) |
| User I/O Pins | 304 (package-limited) | — |
| JTAG / Boundary Scan | IEEE 1149.1 compliant | — |
| Programming Method | JTAG in-system (ISP) | — |
| Process Technology | 0.65 µm CMOS EEPROM | CMOS EEPROM |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | 3 (168 Hours) | — |
| Statut RoHS | ROHS3 Compliant | [DATA_NEEDED: RoHS status] |
| Architecture | — | Multiple Array MatriX (MAX), 3rd generation |
| Macro Cells | — | 560 |
| Logic Array Blocks (LABs) | — | 16 |
| User I/O Pins (maximum) | — | 212 |
| Maximum Operating Frequency | — | 117.6 MHz |
| Pin-to-Pin Propagation Delay (tPD) | — | 15 ns |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Program/Erase Endurance | — | 100 cycles minimum |