EPM9560RC304-2 vs EPM9560RC304C-3 Comparaison
Comparaison détaillée côte à côte de EPM9560RC304-2 par Intel et EPM9560RC304C-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM9560RC304-2 - MAX 9000 EPLD 12k Gates 304-pin RQFP | Intel / Altera
EPM9560RC304-2 ObsoleteAltera
EPM9560RC304C-3 - MAX 9000 CPLD, 560 Macrocells, 304-Pin RBGGA | Altera
EPM9560RC304C-3 ObsoleteComparaison des spécifications
| Paramètre | EPM9560RC304-2 | EPM9560RC304C-3 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $55,00 | $95,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (EPLD - Erasable PLD) | CPLD (EPLD) |
| Usable Gates | Approximately 12,000 | 12,000 |
| Logic Array Blocks (LABs) | 16 | — |
| Macrocells | [DATA_NEEDED: macrocell count] | — |
| User I/O Pins | 304 | 212 |
| Boîtier | 304-pin RQFP (RC) | RBGGA-304 (Ceramic Ball Grid Array) |
| Speed Grade | -2 | -3 (3 ns pin-to-pin, commercial) |
| Core Supply Voltage | 5.0 V | — |
| I/O Supply Voltage | 5.0 V | — |
| Programming Technology | EEPROM (in-system programmable) | — |
| JTAG Support | IEEE Std. 1149.1 (boundary-scan + ISP) | IEEE 1149.1 boundary-scan |
| Température de fonctionnement | Commercial (0C to +70C) | 0 C to +70 C (Commercial) |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | unknown (legacy part, pre-RoHS era) |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | — |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Macrocells (Logic Elements) | — | 560 |
| Nombre de broches | — | 304 |
| Tension d'alimentation | — | 5 V |
| Programmability | — | In-system, non-volatile EEPROM |
| Logic Blocks | — | Logic Array Blocks (LABs) with PIA interconnect |