EPM9560RC304-20N vs EPM9560RC304C-3 Comparaison
Comparaison détaillée côte à côte de EPM9560RC304-20N par Altera et EPM9560RC304C-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560RC304C-3 - MAX 9000 CPLD, 560 Macrocells, 304-Pin RBGGA | Altera
EPM9560RC304C-3 ObsoleteComparaison des spécifications
| Paramètre | EPM9560RC304-20N | EPM9560RC304C-3 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $95,00 |
| Device Family | MAX 9000 (EPM9560) | — |
| Device Type | EEPROM-based Complex Programmable Logic Device (CPLD) | CPLD (EPLD) |
| Usable Gates | 12,000 | 12,000 |
| Macrocells | 560 | — |
| Logic Array Blocks (LABs) | 20 | — |
| User I/O Pins | 212 | 212 |
| Pin-to-Pin Propagation Delay | 20 ns (speed grade -20) | — |
| Maximum System Frequency | 100 MHz | — |
| Core Supply Voltage | 5.0 V | — |
| I/O Voltage Support | 3.3 V or 5.0 V configurable | — |
| Configuration Technology | EEPROM (non-volatile, in-system programmable) | — |
| Programming Interface | IEEE Std. 1149.1 JTAG (ISP) | — |
| Boîtier | 304-pin RQFP (PowerQuad) | RBGGA-304 (Ceramic Ball Grid Array) |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Plage de température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Statut RoHS | RoHS3 Compliant | unknown (legacy part, pre-RoHS era) |
| Niveau de sensibilité à l'humidité (MSL) | 3 (168 Hours) | — |
| Manufacturer Standard Lead Time | 1-7 Days (distributor listing) | — |
| Family | — | MAX 9000 |
| Macrocells (Logic Elements) | — | 560 |
| Nombre de broches | — | 304 |
| Speed Grade | — | -3 (3 ns pin-to-pin, commercial) |
| Température de fonctionnement | — | 0 C to +70 C (Commercial) |
| Tension d'alimentation | — | 5 V |
| Programmability | — | In-system, non-volatile EEPROM |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Logic Blocks | — | Logic Array Blocks (LABs) with PIA interconnect |