EPM9560RC304-2N vs EPM9560RC304C-3 Comparaison
Comparaison détaillée côte à côte de EPM9560RC304-2N par Intel et EPM9560RC304C-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560RC304C-3 - MAX 9000 CPLD, 560 Macrocells, 304-Pin RBGGA | Altera
EPM9560RC304C-3 ObsoleteComparaison des spécifications
| Paramètre | EPM9560RC304-2N | EPM9560RC304C-3 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $149,00 | $95,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (EPLD) |
| Macrocells | 560 | — |
| Usable Gates | 12,000 | 12,000 |
| Logic Array Blocks (LABs) | [DATA_NEEDED: LAB count] | — |
| Maximum User I/O | [DATA_NEEDED: user I/O count] | — |
| Boîtier | RQFP/RBGA-class 304-pin plastic carrier (RC304) | RBGGA-304 (Ceramic Ball Grid Array) |
| Speed Grade | -2 (mid-band) | -3 (3 ns pin-to-pin, commercial) |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD value in ns] | — |
| Supply Voltage (VCCINT) | 5.0 V | — |
| I/O Voltage Tolerance | 5.0 V (3.3 V with level shifting) | — |
| Programming Technology | EPROM/EEPROM, non-volatile | — |
| In-System Programming | IEEE 1149.1 JTAG | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0 C to +70 C (Commercial) |
| Statut RoHS | [DATA_NEEDED: RoHS status] | unknown (legacy part, pre-RoHS era) |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Niveau MSL | [DATA_NEEDED: MSL rating] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Macrocells (Logic Elements) | — | 560 |
| Nombre de broches | — | 304 |
| User I/O Pins | — | 212 |
| Tension d'alimentation | — | 5 V |
| Programmability | — | In-system, non-volatile EEPROM |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Logic Blocks | — | Logic Array Blocks (LABs) with PIA interconnect |