EPM9560RC304C-3 vs EPM9560RC304-10 Comparaison
Comparaison détaillée côte à côte de EPM9560RC304C-3 par Altera et EPM9560RC304-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560RC304C-3 - MAX 9000 CPLD, 560 Macrocells, 304-Pin RBGGA | Altera
EPM9560RC304C-3 ObsoleteComparaison des spécifications
| Paramètre | EPM9560RC304C-3 | EPM9560RC304-10 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $95,00 | $17,60 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (EPLD) | CPLD / EPLD |
| Macrocells (Logic Elements) | 560 | — |
| Usable Gates | 12,000 | 16000 |
| Boîtier | RBGGA-304 (Ceramic Ball Grid Array) | RQFP-304 (RC) |
| Nombre de broches | 304 | 304 |
| User I/O Pins | 212 | 304 (package-limited) |
| Speed Grade | -3 (3 ns pin-to-pin, commercial) | -10 |
| Température de fonctionnement | 0 C to +70 C (Commercial) | [DATA_NEEDED: operating temperature range] |
| Tension d'alimentation | 5 V | 5 V |
| Programmability | In-system, non-volatile EEPROM | — |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Logic Blocks | Logic Array Blocks (LABs) with PIA interconnect | — |
| Statut RoHS | unknown (legacy part, pre-RoHS era) | ROHS3 Compliant |
| Type de montage | Surface Mount (BGA) | Surface Mount |
| Macrocells | — | 560 |
| Logic Elements | — | 560 |
| Pin-to-Pin Propagation Delay | — | 12 ns |
| JTAG / Boundary Scan | — | IEEE 1149.1 compliant |
| Programming Method | — | JTAG in-system (ISP) |
| Process Technology | — | 0.65 µm CMOS EEPROM |
| Niveau MSL | — | 3 (168 Hours) |