EPM9560RC304C-3 vs EPM9560RC304-10 比較
詳細な並列比較: EPM9560RC304C-3 メーカー: Altera および EPM9560RC304-10 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Altera
EPM9560RC304C-3 - MAX 9000 CPLD, 560 Macrocells, 304-Pin RBGGA | Altera
EPM9560RC304C-3 Obsolete仕様比較
| パラメータ | EPM9560RC304C-3 | EPM9560RC304-10 |
|---|---|---|
| ブランド | Altera | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $95.00 | $17.60 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (EPLD) | CPLD / EPLD |
| Macrocells (Logic Elements) | 560 | — |
| Usable Gates | 12,000 | 16000 |
| パッケージ | RBGGA-304 (Ceramic Ball Grid Array) | RQFP-304 (RC) |
| ピン数 | 304 | 304 |
| User I/O Pins | 212 | 304 (package-limited) |
| Speed Grade | -3 (3 ns pin-to-pin, commercial) | -10 |
| 動作温度 | 0 C to +70 C (Commercial) | [DATA_NEEDED: operating temperature range] |
| 電源電圧 | 5 V | 5 V |
| Programmability | In-system, non-volatile EEPROM | — |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Logic Blocks | Logic Array Blocks (LABs) with PIA interconnect | — |
| RoHS ステータス | unknown (legacy part, pre-RoHS era) | ROHS3 Compliant |
| 実装タイプ | Surface Mount (BGA) | Surface Mount |
| Macrocells | — | 560 |
| Logic Elements | — | 560 |
| Pin-to-Pin Propagation Delay | — | 12 ns |
| JTAG / Boundary Scan | — | IEEE 1149.1 compliant |
| Programming Method | — | JTAG in-system (ISP) |
| Process Technology | — | 0.65 µm CMOS EEPROM |
| MSLレベル | — | 3 (168 Hours) |