EPM9560RI208-10 vs EPM9560RI208-20N Comparaison

Comparaison détaillée côte à côte de EPM9560RI208-10 par Intel et EPM9560RI208-20N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RI208-10 EPM9560RI208-20N
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $67,80 $0,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 12,000
Macrocells 560 560
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCCINT) 5.0 V —
User I/O Pins 212 (typical for 208-RQFP package) —
Boîtier 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP
Type de montage Surface Mount Surface Mount
Température de fonctionnement -40 °C to +85 °C (Industrial) Industrial (-40C to +85C)
Programming Interface IEEE 1149.1 (JTAG) / ISP —
Configuration Memory EEPROM, 100 erase/program cycles —
Statut RoHS ROHS3 Compliant [DATA_NEEDED: RoHS status]
Niveau de sensibilité à l'humidité (MSL) 3 (168 Hours) —
Lead Time 1-7 days (per fpgalink listing) —
Device Family — MAX 9000
Pin-to-Pin Delay — 20 ns (-20 speed grade)
Counter Speed — 100 MHz
Tension d'alimentation — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Development Tool — MAX+PLUS II
Design Entry — Schematic, VHDL, Verilog HDL, AHDL
Packaging — Tray
Logic Architecture — Third-generation MAX (Multiple Array MatriX)
Fabrication Process — Advanced CMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis