EPM9560RI208-10N vs EPM9560RI208-20W Comparaison
Comparaison détaillée côte à côte de EPM9560RI208-10N par Altera et EPM9560RI208-20W par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560RI208-10N | EPM9560RI208-20W |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $61,75 | $48,75 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Architecture | CMOS EEPROM-based Multiple Array MatriX (MAX) | Third-generation Multiple Array MatriX (MAX) |
| Usable Gates | 12,000 | 12,000 |
| Macro Cells | 560 | — |
| Register Bits | 12,160 | — |
| User I/Os | 212 | — |
| Pin-to-Pin Delay | 10 ns (speed grade -10) | — |
| Maximum Frequency | 100 MHz to 125 MHz | — |
| Tension d'alimentation | 5 V | 5.0 V |
| Boîtier | 208-pin RQFP (PQFP) | 208-pin RQFP (Power Quad Flat Pack) |
| Température de fonctionnement | -40C to +85C (Industrial grade, "RI" suffix) | -40C to +85C (Industrial) |
| Programming Method | In-system via IEEE 1149.1 (JTAG) | — |
| Niveau MSL | 3 (168 Hours) | — |
| Statut RoHS | ROHS3 Compliant (per fpgalink) | — |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Macrocells | — | 560 |
| Logic Array Blocks (LABs) | — | 16 LABs of 40 macrocells each |
| User I/O Pins | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Counter Frequency (fCNT) | — | 100 MHz |
| Speed Grade | — | -20 |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Programming Technology | — | CMOS EEPROM |