EPM9560RI210-15 vs EPM9560RC208-15 Comparaison
Comparaison détaillée côte à côte de EPM9560RI210-15 par Altera et EPM9560RC208-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560RI210-15 | EPM9560RC208-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $0,00 |
| Family | MAX 9000 (EPM9560) | MAX 9000 |
| Device Type | Complex Programmable Logic Device (CPLD) | EEPROM-based Complex Programmable Logic Device (CPLD) |
| Macrocells | 560 | — |
| Usable Gates | 12,000 | 12,000 gates |
| Logic Array Blocks (LABs) | 20 | — |
| User I/O Pins | 164 | — |
| Pin-to-Pin Delay (tPD) | 15 ns (-15 speed grade) | — |
| Supply Voltage (VCCINT) | 5.0 V | — |
| I/O Voltage (MultiVolt) | 3.3 V / 5.0 V compatible | — |
| Configuration Memory | EEPROM (non-volatile) | — |
| In-System Programmability | Yes (JTAG ISP) | Yes, via IEEE Std. 1149.1 JTAG |
| JTAG Boundary Scan | IEEE 1149.1 compliant | — |
| Boîtier | 210-pin RQFP (PowerQuad) | 208-pin RQFP (Power Quad Flat Pack) |
| Température de fonctionnement | Industrial (-40C to +85C) | [DATA_NEEDED: operating temperature range] |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | ROHS3 Compliant | [DATA_NEEDED: RoHS status] |
| Niveau de sensibilité à l'humidité (MSL) | 3 (168 Hours) | — |
| Manufacturer Standard Lead Time | 1-7 Days (distributor stock) | — |
| Macro Cells | — | 560 macro cells |
| Pin-to-Pin Delay | — | 15 ns |
| Counter Speed | — | 117.6 MHz |
| Tension d'alimentation | — | 5.0 V |
| Configuration Technology | — | EEPROM (non-volatile) |
| Number of I/O Pins | — | [DATA_NEEDED: number of I/O pins] |
| Logic Array Blocks | — | [DATA_NEEDED: number of logic array blocks] |
| Speed Grade | — | -15 (15 ns pin-to-pin) |
| Architecture | — | Third-generation Multiple Array MatriX (MAX) |