EPM9560WC208-15 vs EPM9560RC208-15C Comparaison
Comparaison détaillée côte à côte de EPM9560WC208-15 par Altera et EPM9560RC208-15C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560WC208-15 | EPM9560RC208-15C |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $105,00 | $0,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EE PLD (Electrically Erasable Programmable Logic Device) | EEPROM-based CPLD (EPLD) |
| Technology | CMOS | — |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 35 | — |
| Flip-Flops | 772 | — |
| User I/O Pins (max) | 149 | — |
| Fréquence d'horloge maximale | 117.6 MHz | — |
| Propagation Delay (tPD) | 16.6 ns | 15 ns |
| Speed Grade | -15 | -15 (15 ns) |
| Supply Voltage - I/O | 3.3 V or 5.0 V (configurable) | — |
| Boîtier | 208-pin CQFP (Ceramic Quad Flat Pack) | 208-pin RQFP |
| Terminal Pitch | 0.50 mm | — |
| Type de montage | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1 boundary scan) | — |
| Statut RoHS | RoHS3 Compliant (per third-party listings) | [DATA_NEEDED: RoHS status] |
| Usable Gates | — | 12,000 |
| User I/O Pins | — | 149 |
| Maximum Counter Frequency | — | 117.6 MHz |
| Supply Voltage Range | — | 4.75 V to 5.25 V |
| Nominal Supply Voltage | — | 5.0 V |
| I/O Voltage Compatibility | — | 3.3 V or 5 V |
| Configuration Memory | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes, via IEEE Std. 1149.1 JTAG |
| Plage de température de fonctionnement | — | 0C to +70C (commercial) |
| Logic Architecture | — | Multiple Array MatriX (MAX) third generation |