LFE2-6E-5F256C vs LFE2-20E-5F484C Comparaison
Comparaison détaillée côte à côte de LFE2-6E-5F256C par Lattice Semiconductor et LFE2-20E-5F484C par Lattice Semiconductor. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Lattice Semiconductor
LFE2-6E-5F256C - 6K Lattice ECP2 FPGA, 190 I/O | Lattice
LFE2-6E-5F256C Unknown
Comparaison des spécifications
| Paramètre | LFE2-6E-5F256C | LFE2-20E-5F484C |
|---|---|---|
| Marque | Lattice Semiconductor | Lattice Semiconductor |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Unknown | Unknown |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $0,00 |
| Device Type | ECP2 Field Programmable Gate Array (FPGA) | ECP2 Field Programmable Gate Array (FPGA) |
| Logic Elements | 6,000 cells | — |
| Logic Array Blocks | 750 LABs | — |
| User I/O | 190 pins | — |
| Total RAM | 56,320 bits | — |
| Tension d'alimentation | 1.14 V to 1.26 V | — |
| Nominal Supply Class | 1.2 V | — |
| Température de jonction en fonctionnement | 0°C to 85°C | — |
| Process Technology | 90 nm | — |
| Boîtier | 256-pin FBGA, 17 x 17 mm | 484-BBGA |
| Package Type | FBGA | BGA |
| Number of Package Pins | 256 pins | — |
| Type de montage | Surface Mount | Surface Mount |
| DSP Capability | Advanced DSP blocks | DSP |
| SERDES Capability | [DATA_NEEDED: LFE2-6E-5F256C-specific SERDES capability] | — |
| Programming Configuration | [DATA_NEEDED: configuration memory and programming interface] | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| REACH Status | [DATA_NEEDED: REACH status] | [DATA_NEEDED: REACH status] |
| Logic Cell Density | — | 21K LUTs |
| Input/Output Count | — | 331 I/O |
| Core Supply Voltage | — | 1.2 V |
| Speed Grade | — | -5 |
| Terminal Count | — | 484 balls |
| Programmable Device | — | Yes |
| FPGA Family | — | LatticeECP2 |
| Logic Technology | — | 90 nm CMOS |
| Configuration Method | — | [DATA_NEEDED: configuration method] |
| Fréquence d'horloge maximale | — | [DATA_NEEDED: maximum clock frequency] |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |