EP1S10F484C5N vs EP1S10B672C7N השוואה

השוואה מפורטת זה לצד זה של EP1S10F484C5N מאת Intel ו EP1S10B672C7N מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1S10F484C5N EP1S10B672C7N
מותג Intel Intel
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete NRND
Series Stratix —
Family Stratix (original) —
Logic Elements (LEs) 10,570 —
Logic Array Blocks (LABs) 1,057 —
Embedded Memory Bits 920,448 —
TriMatrix Memory Blocks 14 —
Embedded DSP Blocks 6 (≈48 9-bit multipliers) —
PLLs 4 —
Global Clock Networks 12 —
Maximum User I/O 335 —
User I/O Standard Support LVDS, LVPECL, PCI-X, RapidIO, DDR —
Process Technology 0.13 µm CMOS —
Core Voltage (VCCINT) 1.5 V —
Maximum Internal Frequency 500 MHz (per Stratix datasheet) —
Operating Temperature (TJ) 0 °C to 85 °C (Commercial) —
מארז 484-ball FCBGA (F484), 23 x 23 mm, 1.0 mm pitch —
סוג הרכבה Surface Mount —
Configuration Method JTAG / Passive Serial / Active Serial —
Device Status Obsolete - last time buy completed —
Design Toolchain Quartus II (≤ v13.0) —
Manufacturer — Intel / Altera
Product Family — Stratix
Logic Family — CMOS
Logic Elements/Cells — 10570 cells
Maximum Internal Clock — 420.17 MHz
Core Supply Voltage — 1.5 V
Technology Node — 130 nm
Package Code — BGA
Number of Terminals — 672
Package Body Size — 35 x 35 mm
Ball Pitch — 1.27 mm
Package Shape — Square
Temperature Grade — Commercial extended, 0 to 85 C
Terminal Form — Ball
Configuration/JTAG — JTAG boundary-scan per Stratix family data sheet
Number of User I/O in 672-BGA — [DATA_NEEDED: user I/O count]
Total RAM Bits — [DATA_NEEDED: total RAM bits]
Embedded PLLs — [DATA_NEEDED: PLL count]
Config Device Compatibility — [DATA_NEEDED: supported configuration devices]
RoHS — unknown - N suffix may indicate Pb-free, not verified in fetched data

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר