EP2A40B724C7 vs EP2A15B724C9 השוואה
השוואה מפורטת זה לצד זה של EP2A40B724C7 מאת Intel ו EP2A15B724C9 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP2A40B724C7 | EP2A15B724C9 |
|---|---|---|
| מותג | Intel | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | NRND |
| Family | APEX II | APEX II (EP2A15) |
| Logic Elements / Cells | 38,400 | — |
| Total System Gates | 1,500,000 | — |
| Embedded RAM Bits | 655,360 | — |
| Maximum User I/O | 540 | — |
| Core Supply Voltage | 1.425 V to 1.575 V (typ. 1.5 V) | — |
| Process Technology | 0.15 µm CMOS, up to 8 metal layers, all-layer copper | 0.15 µm all-layer copper (up to 8 metal layers) |
| Maximum Internal Frequency | 562 MHz | 500 MHz |
| PLLs | 4 | — |
| מארז | 724-ball FCBGA (FineLine BGA), 35 mm x 35 mm | 724-ball FCBGA (Fine-pitch Chip-Scale BGA) |
| טמפרטורת פעולה | 0 °C to +85 °C (commercial) | Commercial (0 °C to +85 °C) |
| I/O Standards Supported | LVTTL, LVCMOS, 1.5 V/1.8 V/2.5 V/3.3 V, SSTL, HSTL, PCI, LVDS, LVPECL, PCML, HyperTransport, True-LVDS (1 Gbps) | — |
| Configuration Method | JTAG (IEEE 1149.1), Passive Serial, Passive Parallel, Active Serial via EPC configuration devices | — |
| MultiVolt I/O Support | 1.5 V, 1.8 V, 2.5 V, 3.3 V | — |
| DDR Memory Support | Yes (via ESB / I/O circuitry) | — |
| סטטוס RoHS | Non-compliant (lead-bearing FCBGA) | [DATA_NEEDED: RoHS status] |
| רמת MSL | [DATA_NEEDED: MSL level] | — |
| סוג הרכבה | Surface Mount (BGA) | Surface Mount |
| Series | — | APEX II |
| Logic Elements | — | 16640 |
| Number of Gates | — | 600000 |
| Embedded Memory (RAM bits) | — | 425984 |
| User I/O Count | — | 492 |
| Supply Voltage (Core) | — | 1.5 V |
| I/O Voltages Supported | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt I/O) |
| LVDS Data Rate | — | Up to 1 Gbps (True-LVDS) |
| Interface Standards | — | LVDS, LVPECL, PCML, HyperTransport |
| Embedded Memory Type | — | ESB - dual-port RAM / ROM / FIFO / CAM |
| Clock Management | — | On-chip PLLs |