EP2SGX30DF780C7N vs EP2SGX30DF780I4 השוואה
השוואה מפורטת זה לצד זה של EP2SGX30DF780C7N מאת Altera ו EP2SGX30DF780I4 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
Intel
EP2SGX30DF780I4 - 33,880 Logic Cells Stratix II GX FPGA | Intel
EP2SGX30DF780I4 ⚠ רכישה אחרונההשוואת מפרטים
| פרמטר | EP2SGX30DF780C7N | EP2SGX30DF780I4 |
|---|---|---|
| מותג | Altera | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | רכישה אחרונה |
| Family | Stratix II GX | Stratix II GX |
| Logic Elements | 33,880 | — |
| Embedded Memory (bits) | 1,369,728 | — |
| Total Block RAM (M512 + M4K + M-RAM) | 361 blocks | — |
| Maximum User I/O | 361 | — |
| Transceiver Data Rate | 3.125 Gbps | — |
| Number of Transceivers | [DATA_NEEDED: transceiver count] | [DATA_NEEDED: number of transceiver channels] |
| Embedded Multipliers (18x18) | [DATA_NEEDED: multiplier count] | — |
| PLLs | [DATA_NEEDED: PLL count] | — |
| Global Clocks | [DATA_NEEDED: global clock count] | — |
| Process Technology | 90 nm | 90 nm CMOS |
| Speed Grade | C7 (standard) | — |
| טמפרטורת פעולה | [DATA_NEEDED: temperature grade] | -40C to +85C (Industrial) |
| מארז | 780-ball FineLine BGA (DF) | 780-ball FC-FBGA, 29x29 mm, 1 mm pitch |
| סוג הרכבה | Surface Mount | Surface Mount (Flip-chip BGA) |
| רמת MSL | [DATA_NEEDED: MSL rating] | [DATA_NEEDED: MSL level] |
| סטטוס RoHS | Compliant (per Altera product family) | [DATA_NEEDED: RoHS status] |
| Supply Voltage (Core) | [DATA_NEEDED: Vcore value] | — |
| Series | — | Stratix II GX |
| Logic Elements / Cells | — | 33,880 |
| Total RAM Bits | — | 1,369,728 |
| Number of LABs | — | 1,694 |
| User I/O Count | — | 361 |
| Number of I/O Banks | — | [DATA_NEEDED: number of I/O banks] |
| Nominal Supply Voltage (Core) | — | 1.2 V |
| Internal Operating Frequency | — | 622 MHz |
| תדר שעון מקסימלי | — | 717 MHz |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| Number of PLLs / DLLs | — | [DATA_NEEDED: number of PLLs] |