EPM3512AFC256-10N vs EPM3512AFC256-2 השוואה

השוואה מפורטת זה לצד זה של EPM3512AFC256-10N מאת Altera ו EPM3512AFC256-2 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EPM3512AFC256-10N EPM3512AFC256-2
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 —
User I/O Pins 208 —
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] 16
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns —
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 3.3 V or 2.5 V —
Technology CMOS EEPROM-based, non-volatile —
Operating Temperature (Commercial) 0 C to +70 C —
מארז 256-ball FBGA (17 mm x 17 mm) BGA-256 (FineLine BGA)
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
סוג הרכבה Surface Mount (BGA) —
רמת MSL [DATA_NEEDED: MSL rating] —
סטטוס RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Maximum User I/O Pins — 212
Propagation Delay (tPD, -2 grade) — [DATA_NEEDED: tPD ns]
Maximum Operating Frequency — [DATA_NEEDED: fMAX MHz]
Core Supply Voltage — 3.3 V
I/O Output Drive Voltage — 2.5 V or 3.3 V (MultiVolt)
Input Tolerance — 2.5 V, 3.3 V, 5.0 V tolerant
Ball Pitch — 1.0 mm
Programming Interface — JTAG (IEEE Std 1149.1) / ByteBlaster
Process Technology — 0.30 um CMOS EEPROM
טמפרטורת פעולה — 0C to +70C (commercial)
Speed Grade — -2

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר