10CL055YU484I7G vs 10CL040YU484I7G तुलना
विस्तृत दोनों ओर की तुलना 10CL055YU484I7G द्वारा Altera और 10CL040YU484I7G द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | 10CL055YU484I7G | 10CL040YU484I7G |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | सक्रिय | सक्रिय |
| Family | Cyclone 10 LP | Cyclone 10 LP |
| Logic Elements | 55,856 | — |
| Embedded Memory Bits | 2,396,160 bits | — |
| M9K Memory Blocks | 260 | — |
| Maximum User I/Os | 321 | — |
| DSP Blocks (18x18 multipliers) | 156 | — |
| PLLs | 4 | — |
| Global Clock Networks | 20 | — |
| Process Technology | 60 nm low-power CMOS | TSMC 60 nm low-power |
| पैकेज | 484-ball UBGA (Ultra FineLine BGA), 19 mm x 19 mm | 484-pin UBGA (Ultra FineLine BGA) |
| Speed Grade | -7 (I7, industrial) | — |
| ऑपरेटिंग जंक्शन तापमान | -40C to +100C | — |
| Core Voltage (VCCINT) | 1.0V (typical), 1.1V nominal | — |
| I/O Voltage (VCCIO) | 1.2V to 3.3V (bank-dependent) | — |
| Configuration Modes | JTAG, AS, PS, FPP | — |
| LVDS Data Rate | Up to 875 Mbps per channel | — |
| RoHS स्थिति | Compliant | Compliant |
| MSL स्तर | 3 (per JEDEC J-STD-020) | — |
| Logic Elements (LE) | — | 39,600 |
| Configurable Logic Blocks (CLB) | — | 2,475 |
| Embedded Memory | — | 1,161,216 bits (M9K blocks) |
| Embedded 18x18 Multipliers | — | 66 |
| Maximum User I/O | — | 325 |
| General-Purpose PLLs | — | 4 |
| Core Voltage | — | 1.0 V to 1.2 V |
| ऑपरेटिंग तापमान | — | -40 C to +100 C (Industrial) |
| Ball Pitch | — | 0.8 mm |
| माउंटिंग प्रकार | — | Surface Mount |
| Configuration Mode | — | JTAG / AS / PS |
| Supply Form | — | Tray |