5M160ZM68A5N vs 5M160ZM68C5N तुलना
विस्तृत दोनों ओर की तुलना 5M160ZM68A5N द्वारा Altera और 5M160ZM68C5N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | 5M160ZM68A5N | 5M160ZM68C5N |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | सक्रिय | सक्रिय |
| Family | MAX V | MAX V CPLD |
| Device Variant | 5M160Z (128 macrocells, 1.8 V, speed grade -7) | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 4 | — |
| User I/Os | 52 | — |
| User Flash Memory | 8 Kbits | 8 Kbits |
| Propagation Delay (tPD) | 14 ns | — |
| Standby Current (ICCSTBY) | 25 uA (typical) | — |
| Core Supply Voltage (VCCINT) | 1.8 V (1.71 V to 1.89 V) | — |
| I/O Supply Voltage (VCCIO) | 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) | — |
| पैकेज | 68-ball FBGA (FineLine BGA), 0.5 mm pitch | — |
| JEDEC Package Code | S-PBGA-B68 | — |
| माउंटिंग प्रकार | Surface Mount (BGA) | — |
| ऑपरेटिंग तापमान | -40C to +125C (industrial) | — |
| Programming Interface | IEEE Std 1149.1 JTAG BST | JTAG (IEEE Std. 1149.1), in-system programmable |
| Automotive Qualification | AEC-Q100 | — |
| RoHS स्थिति | Compliant | Compliant |
| Series | — | 5M160Z |
| Logic Elements (typical) | — | 160 |
| Maximum Operating Frequency | — | 118.3 MHz |
| Pin-to-Pin Logic Delay | — | 7.5 ns |
| Number of Logic Array Blocks (LABs) | — | 4 |
| Core Supply Voltage | — | 1.8 V |
| I/O Standards Supported | — | LVTTL, LVCMOS 1.5/1.8/2.5/3.3 V |
| Package Type | — | 68-ball Micro FineLine BGA (MBGA) |
| ऑपरेटिंग तापमान रेंज | — | 0C to +85C (commercial) |
| Configuration Memory | — | Non-volatile flash (instant-on, no boot PROM required) |
| Internal Oscillator | — | Yes (on-chip) |
| Lead-Free | — | Yes |
| MSL स्तर | — | [DATA_NEEDED: MSL level] |