EP1810JC-45 vs EP1810GM883B तुलना
विस्तृत दोनों ओर की तुलना EP1810JC-45 द्वारा Altera और EP1810GM883B द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810JC-45 | EP1810GM883B |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | NRND |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | — |
| Macrocells | 48 | 48 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 48 | 48 (bidirectional, tri-state) |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | — |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable |
| Maximum Supply Voltage | 5.25 V | — |
| पैकेज | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | — |
| पिन काउंट | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| माउंटिंग प्रकार | Surface Mount | Through-hole (PGA socket or PCB through-hole) |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance not stated in verified data] | — |
| Device Family | — | EP1810 (Classic EPLD) |
| User Flip-Flops | — | Up to 64 |
| Total Inputs | — | 60 |
| Propagation Delay (tPD) | — | 50 ns max |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| ऑपरेटिंग तापमान | — | -55 °C to +125 °C (Military, MIL-STD-883B) |
| Package Type | — | Ceramic Pin Grid Array (PGA), 84 pins |
| Package Designator | — | GM (ceramic PGA) |
| Processing Level | — | MIL-STD-883B (Class B) |
| Programming Method | — | UV-erasable / Altera programming hardware |
| Lead-Free / RoHS | — | [DATA_NEEDED: lead-free status] |
| Logic Family | — | TTL-compatible I/O |