EP1810JI-45 vs EP1810LC-20 तुलना
विस्तृत दोनों ओर की तुलना EP1810JI-45 द्वारा Altera और EP1810LC-20 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810JI-45 | EP1810LC-20 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Manufacturer | Altera (now Intel FPGA) | — |
| Series | Classic EPLD Family | — |
| Device Type | UV-Erasable / OTP Complex PLD | EPLD (Erasable Programmable Logic Device) |
| Macrocell Count | 48 | — |
| Maximum Operating Frequency | 33.3 MHz | 50 MHz |
| Propagation Delay (tPD) | 50 ns | 20 ns |
| Configurable I/O Lines | 48 | — |
| Dedicated Inputs | 12 | 12 |
| Technology | CMOS EPROM | CMOS EPROM |
| Package Code | QCCJ | — |
| Package Type | 68-pin JLCC (J-leaded ceramic chip carrier) | — |
| Terminal Form | J BEND | — |
| Package Shape | SQUARE | — |
| Number of Terminals | 68 | — |
| Temperature Grade | INDUSTRIAL | — |
| ऑपरेटिंग तापमान | -40 °C to +85 °C | 0C to +70C (commercial) |
| सप्लाई वोल्टेज | 5 V (TTL compatible) | 5 V (4.75 V to 5.25 V) |
| Programming Method | UV-erase (windowed) / OTP via JEDEC | — |
| Family | — | Classic EPLD |
| Usable Gates | — | 900 |
| Macrocells | — | 48 |
| Programmability | — | UV-Erasable / OTP |
| पैकेज | — | 68-pin PLCC |
| Package Suffix | — | LC (PLCC, windowed for UV erase on L variant) |
| Speed Grade | — | 20 ns (commercial) |
| माउंटिंग प्रकार | — | Surface Mount |
| RoHS स्थिति | — | [DATA_NEEDED: rohs status] |