EP1SGX40DF1020C6 vs EP1SGX40F1020 तुलना
विस्तृत दोनों ओर की तुलना EP1SGX40DF1020C6 द्वारा Altera और EP1SGX40F1020 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EP1SGX40DF1020C6 - Stratix GX 41,250 Cells FPGA, 624 I/O | Altera
EP1SGX40DF1020C6 ⚠ अंतिम खरीदविशेषता तुलना
| पैरामीटर | EP1SGX40DF1020C6 | EP1SGX40F1020 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | Obsolete |
| Series | Stratix GX | — |
| Family | Stratix GX FPGA | Stratix GX |
| Manufacturer | Altera (Intel) | — |
| Logic Cells | 41,250 | — |
| Number of LABs/CLBs | 4,125 | 4125 |
| Total RAM Bits | [DATA_NEEDED: total RAM bits] | 3,423,744 |
| Number of I/O | 624 | — |
| Voltage - Supply | 1.425 V to 1.575 V (1.5 V nominal) | — |
| ऑपरेटिंग तापमान | 0C to +85C (commercial) | — |
| पैकेज / केस | 1020-BBGA, FCBGA (FC-FBGA) | — |
| Supplier Device Package | 1020-FBGA (33 x 33 mm, 1 mm pitch) | — |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| Process Technology | 130 nm CMOS | — |
| Maximum Internal Performance | 5000 MHz (per datasheet rating) | — |
| Logic Family | CMOS, SRAM-based configuration | — |
| Programmable Type | In-System Programmable (SRAM) | — |
| High-Speed Transceivers | Embedded (per Stratix GX family) | — |
| Configuration Modes | JTAG, Passive Serial, Fast Passive Parallel, Active Serial | — |
| Packaging | Bulk / Tray | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: confirm from manufacturer page] |
| Logic Elements | — | 41,250 |
| Embedded Memory Bits | — | 3,423,744 |
| User I/O Pins | — | 624 |
| Number of Transceivers | — | 20 |
| Transceiver Data Rate | — | 600 Mbps to 3.1875 Gbps |
| पैकेज | — | 1020-BBGA (FineLine BGA) |
| ऑपरेटिंग तापमान रेंज | — | [DATA_NEEDED: industrial/commercial grade] |
| सप्लाई वोल्टेज | — | [DATA_NEEDED: core and I/O voltage] |
| Configuration Mode | — | SRAM-based LUT |
| JTAG Boundary Scan | — | Yes |