EP20K600CF672C-7ES vs EP20K400CF672C7ES तुलना

विस्तृत दोनों ओर की तुलना EP20K600CF672C-7ES द्वारा Altera और EP20K400CF672C7ES द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP20K600CF672C-7ES EP20K400CF672C7ES
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Family APEX 20KC APEX 20KC
Device Type Field Programmable Gate Array (FPGA) Loadable PLD / FPGA
Maximum System Gates 1,560,000 (typical 600K application gates) —
Typical Logic Elements 24,320 (per APEX 20KC 600K family) —
Maximum User I/O 488 488
Total I/O Lines 504 (per Microchip USA listing) —
Total Inputs 508 —
Embedded System Blocks (ESBs) 248 —
Embedded RAM 248 Kbits (dual-port) —
PLLs 4 —
Propagation Delay 1.48 ns to 1.6 ns 1.4 ns
अधिकतम क्लॉक फ़्रीक्वेंसी 1666.6 MHz —
Speed Grade -7 C7 (commercial, -7)
Process Technology 0.15 micron all-layer copper CMOS 0.18 um CMOS
पैकेज 672-ball FCBGA (FineLine BGA), 45 x 45 mm, 1.27 mm pitch —
ऑपरेटिंग तापमान 0 C to 85 C (Commercial) 0C to +85C (commercial)
Core Voltage 1.8 V (typical APEX 20KC, exact value per datasheet) 1.8 V
Configuration Mode EPC serial / JTAG IEEE 1149.1 —
Compliance RoHS status unknown (verify with manufacturer datasheet) —
Series — EP20K400
Logic Elements (Cells) — 16,640
System Gates — 400,000
Embedded Memory (Bits) — 212,992
Total RAM Bits — 212,992
I/O Lines — 484
Input Lines — 488
Number of PLLs — 4
Maximum Internal Clock Frequency — 375.94 MHz
MultiVolt I/O — 1.5 V / 1.8 V / 2.5 V / 3.3 V
Package Type — 672-ball FineLine BGA
Package Code — FC-FBGA-B672
Ball Pitch — 1.000 mm
माउंटिंग प्रकार — Surface Mount
RoHS स्थिति — [DATA_NEEDED: RoHS compliance]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध