EP4CE6F17C8 vs EP4CE6F17C7N तुलना
विस्तृत दोनों ओर की तुलना EP4CE6F17C8 द्वारा Intel और EP4CE6F17C7N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP4CE6F17C8 | EP4CE6F17C7N |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | सक्रिय | सक्रिय |
| Device Family | Cyclone IV E | — |
| Logic Elements (LEs) | 6,272 | — |
| Logic Array Blocks (LABs) | 392 | — |
| Embedded Memory Bits | 276,480 | — |
| M9K Memory Blocks | 30 | — |
| Embedded 18 x 18 Multipliers | 15 | — |
| PLLs | 2 | — |
| Global Clock Networks | 10 | — |
| Maximum User I/Os | 179 | — |
| पैकेज | 256-ball FBGA (F17), 1.0 mm pitch, 17 x 17 mm | — |
| Process Technology | 60 nm low-power SRAM | 60 nm |
| Core Supply Voltage | 1.0 V to 1.2 V | 1.2 V |
| ऑपरेटिंग तापमान | 0 C to 85 C (commercial, C8 speed grade) | — |
| Speed Grade | C8 | — |
| Configuration Modes | JTAG, Active Serial (AS), Passive Serial (PS), Fast Passive Parallel (FPP) | — |
| I/O Standards Supported | LVTTL, LVCMOS, LVDS, SSTL, HSTL | — |
| RoHS स्थिति | Compliant | — |
| Manufacturer | — | Altera / Intel |
| Series | — | Cyclone IV E |
| Product Category | — | FPGA - Field Programmable Gate Array |
| Number of Logic Elements / Cells | — | 6272 |
| Number of CLBs / LABs | — | 392 |
| Total RAM Bits | — | 276480 bits |
| Number of User I/O | — | 179 |
| पैकेज / केस | — | 256-LBGA (FBGA-256) |
| Package Body Size | — | 17 mm x 17 mm |
| Ball Pitch | — | 1 mm |
| Maximum Internal Clock Frequency | — | 472.5 MHz |
| Lead-Free Finish | — | Yes (N suffix) |
| Number of Terminations | — | 256 |
| माउंटिंग प्रकार | — | Surface Mount |
| RoHS Compliance | — | Compliant |
| लाइफसाइकिल स्थिति | — | Active production |
| Operating Temperature Grade | — | [DATA_NEEDED: exact C-grade junction/ambient temperature range from Cyclone IV datasheet] |
| On-Chip PLL Count | — | [DATA_NEEDED: number of PLLs] |