EP4CE6F17C8 vs EP4CE6F17C7N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP4CE6F17C8 بذریعہ Intel اور EP4CE6F17C7N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP4CE6F17C8 | EP4CE6F17C7N |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | فعال | فعال |
| Device Family | Cyclone IV E | — |
| Logic Elements (LEs) | 6,272 | — |
| Logic Array Blocks (LABs) | 392 | — |
| Embedded Memory Bits | 276,480 | — |
| M9K Memory Blocks | 30 | — |
| Embedded 18 x 18 Multipliers | 15 | — |
| PLLs | 2 | — |
| Global Clock Networks | 10 | — |
| Maximum User I/Os | 179 | — |
| پیکیج | 256-ball FBGA (F17), 1.0 mm pitch, 17 x 17 mm | — |
| Process Technology | 60 nm low-power SRAM | 60 nm |
| Core Supply Voltage | 1.0 V to 1.2 V | 1.2 V |
| آپریٹنگ درجہ حرارت | 0 C to 85 C (commercial, C8 speed grade) | — |
| Speed Grade | C8 | — |
| Configuration Modes | JTAG, Active Serial (AS), Passive Serial (PS), Fast Passive Parallel (FPP) | — |
| I/O Standards Supported | LVTTL, LVCMOS, LVDS, SSTL, HSTL | — |
| RoHS اسٹیٹس | Compliant | — |
| Manufacturer | — | Altera / Intel |
| Series | — | Cyclone IV E |
| Product Category | — | FPGA - Field Programmable Gate Array |
| Number of Logic Elements / Cells | — | 6272 |
| Number of CLBs / LABs | — | 392 |
| Total RAM Bits | — | 276480 bits |
| Number of User I/O | — | 179 |
| پیکیج / کیس | — | 256-LBGA (FBGA-256) |
| Package Body Size | — | 17 mm x 17 mm |
| Ball Pitch | — | 1 mm |
| Maximum Internal Clock Frequency | — | 472.5 MHz |
| Lead-Free Finish | — | Yes (N suffix) |
| Number of Terminations | — | 256 |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| RoHS Compliance | — | Compliant |
| لائف سائیکل کی حالت | — | Active production |
| Operating Temperature Grade | — | [DATA_NEEDED: exact C-grade junction/ambient temperature range from Cyclone IV datasheet] |
| On-Chip PLL Count | — | [DATA_NEEDED: number of PLLs] |