EP4CGX75DF27I7 vs EP4CGX50DF27I7N तुलना

विस्तृत दोनों ओर की तुलना EP4CGX75DF27I7 द्वारा Intel और EP4CGX50DF27I7N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Intel
EP4CGX75DF27I7 EP4CGX75DF27I7 - Cyclone IV GX FPGA 73.9kLE 672-FBGA | Intel

EP4CGX75DF27I7 - Cyclone IV GX FPGA 73.9kLE 672-FBGA | Intel

EP4CGX75DF27I7 ✓ सक्रिय
Altera
EP4CGX50DF27I7N EP4CGX50DF27I7N - Cyclone IV GX FPGA, 49,888 LE, 672-FBGA | Altera

EP4CGX50DF27I7N - Cyclone IV GX FPGA, 49,888 LE, 672-FBGA | Altera

EP4CGX50DF27I7N ✓ सक्रिय

विशेषता तुलना

पैरामीटर EP4CGX75DF27I7 EP4CGX50DF27I7N
ब्रांड Intel Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति सक्रिय सक्रिय
Device Family Cyclone IV GX —
Logic Elements 73,920 LE —
Embedded Memory 4,257,792 bits (4.06 Mbit) —
Maximum User I/Os 310 —
पैकेज 672-ball FBGA (F27) 672-BGA (FBGA, 27x27 mm)
Operating Supply Voltage (Core) 1.2 V —
ऑपरेटिंग तापमान -40C to +85C (Industrial) —
माउंटिंग स्टाइल SMD/SMT —
Packaging Tray —
Adaptive Logic Modules (ALMs) [DATA_NEEDED: ALM count for EP4CGX75] —
Transceivers [DATA_NEEDED: transceiver count and max data rate] —
DSP Blocks / 18x18 Multipliers [DATA_NEEDED: multiplier count] —
PLLs [DATA_NEEDED: PLL count] 8 (2 per quadrant, fractional capable)
Process Technology 60 nm low-power —
Configuration Modes JTAG, AS, PS, FPP —
RoHS स्थिति Compliant Compliant
Series — Cyclone IV GX
Device Logic Elements — 49,888
Number of LABs/CLBs — 3118
Total RAM Bits — 2,562,048
Number of I/O — 310 (max user I/O)
Number of Transceivers — 8
Transceiver Data Rate — 3.125 Gbps
Core Voltage — 1.15 V to 1.25 V (typ. 1.2 V)
I/O Supply Voltage — 1.2 V to 3.3 V
Operating Temperature (Industrial) — -40 C to +100 C
Number of Pins/ Balls — 672
माउंटिंग प्रकार — Surface Mount
Maximum Internal Clock Frequency — 472.5 MHz
DSP Blocks — 129 (18x18 multipliers)
Configuration Memory — SRAM-based (external flash)
Lead-Free / Halogen-Free — Yes (per Altera product page)
MSL स्तर — 3 (168 hours, per JEDEC J-STD-020)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध