EP610DC-35 vs EP610DC15 तुलना
विस्तृत दोनों ओर की तुलना EP610DC-35 द्वारा Altera और EP610DC15 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DC-35 | EP610DC15 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | NRND |
| Device Type | CPLD - Classic EPLD | — |
| Family | Altera Classic EP610 | EP610 Classic EPLD |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 35 ns | 15 ns |
| Maximum Frequency (fMAX) | 28.6 MHz | — |
| Pipelined Data Rate | up to 100 MHz | up to 100 MHz |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V |
| Process Technology | CMOS | — |
| Program/erase Method | UV-erasable (windowed CERDIP) | — |
| पैकेज | 24-pin CDIP (windowed CERDIP) 0.300 inch | 24-pin CDIP (Ceramic DIP, windowed) |
| माउंटिंग प्रकार | Through-Hole (DIP) | Through-Hole |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] | 0C to +70C |
| Manufacturer | Originally Altera; today supplied via Rochester Electronics (authorized) | — |
| RoHS स्थिति | [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] | unknown |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Architecture | — | PAL-type |
| Maximum Clock Frequency (fMAX) | — | 71.4 MHz |
| Total Inputs | — | 20 |
| I/O Lines | — | 16 |
| Product Terms | — | 160 |
| Technology | — | CMOS |
| Reprogrammability | — | Yes (UV erasable via windowed package) |