EP610DI-35 vs EP610DI-25 तुलना
विस्तृत दोनों ओर की तुलना EP610DI-35 द्वारा Intel और EP610DI-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Intel
EP610DI-35 - 16-Macrocell Classic EPLD, 35ns, 5V, 24-CDIP | Intel / Altera
EP610DI-35 Obsolete
विशेषता तुलना
| पैरामीटर | EP610DI-35 | EP610DI-25 |
|---|---|---|
| ब्रांड | Intel | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | Altera Classic EPLD | — |
| Series | EP610 | — |
| Logic Cells / Macrocells | 16 macrocells | — |
| Usable Gates | 300 | — |
| Product Terms | 160 | — |
| I/O Pins | 16 bidirectional | 16 (bidirectional) |
| Total Inputs | 20 (including 4 dedicated inputs) | — |
| Propagation Delay (tpd) | 35 ns | — |
| Maximum Toggle Frequency | 28.6 MHz | — |
| Internal Pipelined Data Rate | Up to 100 MHz | — |
| सप्लाई वोल्टेज | 5 V | — |
| Technology | CMOS, UV-erasable | CMOS EPROM (UV-erasable) |
| पैकेज | 24-pin CDIP (Ceramic DIP) | — |
| माउंटिंग प्रकार | Through-hole | Through-Hole (DIP) |
| ऑपरेटिंग तापमान | [DATA_NEEDED: industrial/commercial grade range] | Industrial (per "I" suffix) |
| RoHS स्थिति | [DATA_NEEDED: not confirmed in supplied web data] | — |
| Part Family | — | Classic EPLD |
| Macrocells | — | 16 |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Pipelined Clock Frequency | — | 100 MHz (max fCNT, per family datasheet) |
| Dedicated Inputs | — | 4 |
| Total User I/O | — | 20 |
| Supply Voltage (VCC) | — | 5 V nominal |
| Package Type | — | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 |
| पिन काउंट | — | 24 |
| Speed Grade Suffix | — | 25 = 25 ns |
| Compliance | — | RoHS status unknown (legacy 1990s part) |