EP610IDC-10 vs EP610ILC10 तुलना
विस्तृत दोनों ओर की तुलना EP610IDC-10 द्वारा Intel और EP610ILC10 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610IDC-10 | EP610ILC10 |
|---|---|---|
| ब्रांड | Intel | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Device Family | Altera Classic EPLD | — |
| Logic Capacity | 300 usable gates | — |
| Macrocell Count | 16 macrocells | — |
| Pin-to-Pin Logic Delay (tpd) | 10 ns | — |
| Maximum Counter Frequency (fCNT) | 100 MHz | — |
| Supply Voltage (VCC) | 5 V (nominal) | 4.75 V to 5.25 V |
| I/O Logic Compatibility | 100% TTL emulation | — |
| Technology | CMOS, UV-erasable (windowed ceramic) | CMOS, UV-erasable / OTP |
| Package Type | 24-pin Ceramic DIP (CDIP) | — |
| Dedicated Inputs | 4 | 4 |
| I/O Pins | 20 | — |
| ऑपरेटिंग तापमान रेंज | 0 °C to +70 °C (commercial) | — |
| Programmable Interconnect | Yes (on-chip) | — |
| In-System Programmability | Yes (via MAX+PLUS II) | — |
| Boundary-Scan Test | Yes (per device documentation) | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status of CDIP-10 variant] | Unknown - verify with manufacturer |
| माउंटिंग प्रकार | Through-hole | Surface Mount / Socket |
| Family | — | Classic EPLD (EP610) |
| Logic Elements | — | 16 macrocells |
| Gates | — | 300 gates equivalent |
| Product Terms | — | 160 |
| I/O Lines | — | 16 |
| Propagation Delay (tPD) | — | 15 ns (10 ns speed grade) |
| Maximum Internal Frequency | — | 100 MHz |
| ऑपरेटिंग तापमान | — | -40 C to +85 C (Industrial) |
| Architecture | — | PAL-type AND-OR-NOT |
| पैकेज | — | 28-pin PLCC (J-Lead) |