EPC2LC21N vs EPC2LC20 तुलना
विस्तृत दोनों ओर की तुलना EPC2LC21N द्वारा Altera और EPC2LC20 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPC2LC21N | EPC2LC20 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | Memory ICs | Memory ICs |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| यूनिट मूल्य (USD) | — | $7.20 |
| मेमोरी प्रकार | Configuration PROM (EPROM/EEPROM-based) | Non-volatile configuration PROM |
| मेमोरी आकार | 1.6 Mbit | 1.6 Mbit |
| सप्लाई वोल्टेज | 3.3 V | — |
| इंटरफ़ेस | Serial (Altera FPP/PS configuration) | — |
| Programmability | In-system programmable via JTAG (ISP) | — |
| Configuration Method | Serial data stream to FPGA DCLK/DATA | — |
| पैकेज | 20-pin PLCC (9x9 mm) | 20-pin PLCC (J-lead, 9x9 mm) |
| माउंटिंग प्रकार | Surface Mount (PLCC socket compatible) | Surface Mount |
| ऑपरेटिंग तापमान | -40C to +85C (industrial) | -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet] |
| JTAG Support | Yes (IEEE 1149.1 boundary-scan) | — |
| Endurance (ISP writes) | [DATA_NEEDED: ISP write endurance cycles] | — |
| Data Retention | [DATA_NEEDED: data retention years] | — |
| RoHS स्थिति | Compliant | Non-Compliant (original Altera Pb-containing part) |
| Lead-Free | Yes | — |
| Target FPGAs | Altera APEX, ACEX, FLEX, Cyclone, MAX series | — |
| Configuration Interface | — | Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE |
| Programming Interface | — | IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant |
| Supply Voltage VCC | — | 3.0 V to 3.6 V (3.3-V operation) |
| ISP Voltage Range | — | 5.0 V or 3.3 V |
| Supported FPGA Families | — | ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000 |
| Cascade Support | — | Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams |
| Lead-Free Version | — | EPC2LC20N available as lead-free equivalent |
| Programming Support | — | Altera Programming Unit (APU), Quartus II, JTAG programmer |
| Boundary-Scan | — | IEEE 1149.1 compliant, 8-bit or 16-bit JTAG |