EPC2LC21N vs EPC2LC20 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPC2LC21N بذریعہ Altera اور EPC2LC20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPC2LC21N | EPC2LC20 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | Memory ICs | Memory ICs |
| لائف سائیکل کی حالت | Obsolete | NRND |
| فی یونٹ قیمت (USD) | — | $7.20 |
| میموری ٹائپ | Configuration PROM (EPROM/EEPROM-based) | Non-volatile configuration PROM |
| میموری سائز | 1.6 Mbit | 1.6 Mbit |
| سپلائی وولٹیج | 3.3 V | — |
| انٹرفیس | Serial (Altera FPP/PS configuration) | — |
| Programmability | In-system programmable via JTAG (ISP) | — |
| Configuration Method | Serial data stream to FPGA DCLK/DATA | — |
| پیکیج | 20-pin PLCC (9x9 mm) | 20-pin PLCC (J-lead, 9x9 mm) |
| ماؤنٹنگ ٹائپ | Surface Mount (PLCC socket compatible) | Surface Mount |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) | -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet] |
| JTAG Support | Yes (IEEE 1149.1 boundary-scan) | — |
| Endurance (ISP writes) | [DATA_NEEDED: ISP write endurance cycles] | — |
| Data Retention | [DATA_NEEDED: data retention years] | — |
| RoHS اسٹیٹس | Compliant | Non-Compliant (original Altera Pb-containing part) |
| Lead-Free | Yes | — |
| Target FPGAs | Altera APEX, ACEX, FLEX, Cyclone, MAX series | — |
| Configuration Interface | — | Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE |
| Programming Interface | — | IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant |
| Supply Voltage VCC | — | 3.0 V to 3.6 V (3.3-V operation) |
| ISP Voltage Range | — | 5.0 V or 3.3 V |
| Supported FPGA Families | — | ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000 |
| Cascade Support | — | Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams |
| Lead-Free Version | — | EPC2LC20N available as lead-free equivalent |
| Programming Support | — | Altera Programming Unit (APU), Quartus II, JTAG programmer |
| Boundary-Scan | — | IEEE 1149.1 compliant, 8-bit or 16-bit JTAG |