EPM240F100C5N vs EPM240GM100C5N तुलना
विस्तृत दोनों ओर की तुलना EPM240F100C5N द्वारा Intel और EPM240GM100C5N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM240GM100C5N - 192-Cell MAX II G CPLD, 4.7ns, 100-MBGA | Intel / Altera
EPM240GM100C5N ✓ सक्रियविशेषता तुलना
| पैरामीटर | EPM240F100C5N | EPM240GM100C5N |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | सक्रिय | सक्रिय |
| Device Family | MAX II | — |
| Logic Elements (LEs) | 240 | — |
| Macrocells | 192 | — |
| User I/O Pins (maximum) | 80 | — |
| Pin-to-Pin Logic Delay (tPD) | 4.7 ns | — |
| Maximum Operating Frequency | [DATA_NEEDED: fmax per datasheet] | — |
| Global Clock Networks | [DATA_NEEDED: count] | — |
| पैकेज | 100-ball FineLine BGA (FBGA-100) | 100-MBGA (Micro FineLine BGA), 6 x 6 mm |
| ऑपरेटिंग तापमान रेंज | 0C to +85C (commercial) | — |
| Supply Voltage Core (VCCINT) | 3.3 V | — |
| I/O Bank Voltage (VCCIO) | 1.5V / 1.8V / 2.5V / 3.3V (MultiVolt) | — |
| Configuration Memory | Non-volatile flash (instant-on) | Non-volatile Flash |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Programming Interface | JTAG / ByteBlasterMV | JTAG (IEEE 1149.1) - ISP |
| माउंटिंग प्रकार | Surface Mount (BGA) | Surface Mount (BGA) |
| RoHS स्थिति | Compliant | — |
| Family | — | MAX II G |
| Logic Elements | — | 240 (192 macrocells) |
| User I/Os | — | 80 |
| Pin-to-Pin Delay (tPD) | — | 4.7 ns |
| Ball Pitch | — | 0.5 mm |
| Supply Voltage - Core | — | 3.3 V |
| I/O Voltage Support | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V (multiVolt) |
| ऑपरेटिंग तापमान | — | -40 C to +125 C |
| Lead Free / RoHS | — | Yes / Compliant |
| MSL स्तर | — | 3 |
| Process Technology | — | CMOS, Flash-based |