EPM3512AFC256-7N vs EPM3512AFC256-10N तुलना
विस्तृत दोनों ओर की तुलना EPM3512AFC256-7N द्वारा Altera और EPM3512AFC256-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM3512AFC256-7N - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera
EPM3512AFC256-7N Obsoleteविशेषता तुलना
| पैरामीटर | EPM3512AFC256-7N | EPM3512AFC256-10N |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | 10000 |
| User I/Os | 208 | — |
| Logic Blocks | 16 (32 macrocells each) | — |
| Propagation Delay (tPD) | 7.5 ns | — |
| Maximum Internal Frequency (fMAX) | 116.3 MHz | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 2.5 V | — |
| 5V Tolerant I/O | Yes | — |
| In-System Programmability | IEEE Std. 1532 compliant | — |
| Programming Interface | JTAG (IEEE 1149.1) | — |
| Process Technology | CMOS EEPROM, 0.30 um | — |
| पैकेज | 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch | 256-ball FBGA (17 mm x 17 mm) |
| ऑपरेटिंग तापमान | 0 C to 70 C (commercial) | — |
| माउंटिंग प्रकार | Surface Mount | Surface Mount (BGA) |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| User I/O Pins | — | 208 |
| Logic Array Blocks (LABs) | — | [DATA_NEEDED: number of LABs] |
| Operating Frequency (fMAX) | — | [DATA_NEEDED: fMAX MHz] |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Setup Time (tSU) | — | 4.5 ns |
| VCCINT (Core Supply) | — | 3.3 V |
| VCCIO (I/O Supply) | — | 3.3 V or 2.5 V |
| Technology | — | CMOS EEPROM-based, non-volatile |
| Operating Temperature (Commercial) | — | 0 C to +70 C |
| ISP Interface | — | IEEE Std. 1149.1 JTAG, IEEE Std. 1532 |
| MSL स्तर | — | [DATA_NEEDED: MSL rating] |