EPM3512AFC256-7N vs EPM3512AFC256-10N Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-7N von Altera und EPM3512AFC256-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-7N EPM3512AFC256-10N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $61,00 $43,22
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10,000 10000
User I/Os 208 —
Logic Blocks 16 (32 macrocells each) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency (fMAX) 116.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
5V Tolerant I/O Yes —
In-System Programmability IEEE Std. 1532 compliant —
Programming Interface JTAG (IEEE 1149.1) —
Process Technology CMOS EEPROM, 0.30 um —
Gehäuse 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch 256-ball FBGA (17 mm x 17 mm)
Betriebstemperatur 0 C to 70 C (commercial) —
Montageart Surface Mount Surface Mount (BGA)
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
User I/O Pins — 208
Logic Array Blocks (LABs) — [DATA_NEEDED: number of LABs]
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Pin-to-Pin Delay (tPD) — 10 ns
Setup Time (tSU) — 4.5 ns
VCCINT (Core Supply) — 3.3 V
VCCIO (I/O Supply) — 3.3 V or 2.5 V
Technology — CMOS EEPROM-based, non-volatile
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
MSL-Level — [DATA_NEEDED: MSL rating]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern