EPM7096LC84-15 vs EPM7096QC100-10 तुलना
विस्तृत दोनों ओर की तुलना EPM7096LC84-15 द्वारा Altera और EPM7096QC100-10 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM7096QC100-10 - 96-Macrocell MAX 7000 CPLD, 10ns, PQFP-100 | Altera
EPM7096QC100-10 Obsoleteविशेषता तुलना
| पैरामीटर | EPM7096LC84-15 | EPM7096QC100-10 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 7000 | MAX 7000 |
| Series | MAX 7000 (second-generation MAX architecture) | — |
| Macro Cells | 96 | — |
| Logic Array Blocks (LABs) | 4 | — |
| Usable Gates | 1,800 | — |
| Pin-to-Pin Propagation Delay (tPD) | 15 ns | — |
| Maximum Operating Frequency | 76.9 MHz | 100 MHz |
| User I/O Pins | 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split]) | 76 |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 4.75 V to 5.25 V |
| Programmable Type | EE PLD (in-system programmable via JTAG) | — |
| Programming Interface | IEEE Std. 1149.1 JTAG | ByteBlaster / parallel (JTAG ISP on MAX 7000S variants) |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | 0 °C to +70 °C (commercial) |
| पैकेज / केस | 84-PLCC (J-Lead) | — |
| Supplier Device Package | 84-PLCC (29.31 x 29.31 mm) | — |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| Data Retention | [DATA_NEEDED: data retention years] | — |
| Erase/Program Endurance | [DATA_NEEDED: erase/program cycle count] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS compliance status] |
| Macrocells | — | 96 |
| Logic Array Blocks | — | 4 |
| Propagation Delay (tPD) | — | 10 ns |
| Technology | — | EEPROM-based CMOS |
| Boundary Scan | — | IEEE Std. 1149.1 (JTAG) on MAX 7000S |
| PCI Compliance | — | Yes (PCI SIG Local Bus Specification Rev. 2.2 at -10 speed grade) |
| पैकेज | — | 100-pin PQFP (R-PQFP-G100, 20×14 mm, 0.65 mm pitch) |