EPM9560RC208-3 vs EPM9560RC208-15 तुलना
विस्तृत दोनों ओर की तुलना EPM9560RC208-3 द्वारा Altera और EPM9560RC208-15 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM9560RC208-3 | EPM9560RC208-15 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | Obsolete |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | EEPROM-based Complex Programmable Logic Device (CPLD) |
| Macrocells | 560 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | 12,000 | 12,000 gates |
| Maximum Operating Frequency | [DATA_NEEDED: f_MAX] | — |
| Pin-to-Pin Delay (speed grade -3) | approximately 3 ns (slowest grade) | — |
| Speed Grade | -3 | -15 (15 ns pin-to-pin) |
| पैकेज | 208-pin RQFP (Power Quad Flat Pack) | 208-pin RQFP (Power Quad Flat Pack) |
| I/O Voltage Tolerance | 5V | — |
| Process Technology | 0.5 µm CMOS EPROM | — |
| Programming Interface | ByteBlaster / BitBlaster (JTAG-compatible) | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: industrial / commercial range] | [DATA_NEEDED: operating temperature range] |
| RoHS स्थिति | [DATA_NEEDED] | [DATA_NEEDED: RoHS status] |
| Lifecycle | Mature / Last-time-buy (per Altera PDN for selected MAX 9000 ordering codes) | — |
| Macro Cells | — | 560 macro cells |
| Pin-to-Pin Delay | — | 15 ns |
| Counter Speed | — | 117.6 MHz |
| सप्लाई वोल्टेज | — | 5.0 V |
| Configuration Technology | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes, via IEEE Std. 1149.1 JTAG |
| माउंटिंग प्रकार | — | Surface Mount |
| Number of I/O Pins | — | [DATA_NEEDED: number of I/O pins] |
| Logic Array Blocks | — | [DATA_NEEDED: number of logic array blocks] |
| Architecture | — | Third-generation Multiple Array MatriX (MAX) |