EP1810JC-45 vs EP1810LC-45 比較
詳細な並列比較: EP1810JC-45 メーカー: Altera および EP1810LC-45 メーカー: Rochester Electronics。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Rochester Electronics
EP1810LC-45 - 900-Gate Classic EPLD, 48 Macro Cells, PLCC-68 | Intel
EP1810LC-45 Obsolete仕様比較
| パラメータ | EP1810JC-45 | EP1810LC-45 |
|---|---|---|
| ブランド | Altera | Rochester Electronics |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | NRND | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $21.10 | $49.90 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | Altera Classic EPLD |
| Macrocells | 48 | — |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns |
| 最大クロック周波数 | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | — |
| Maximum Supply Voltage | 5.25 V | — |
| パッケージ | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | 68-pin PLCC (J-lead) |
| ピン数 | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| 実装タイプ | Surface Mount | Surface Mount (PLCC socket compatible) |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance not stated in verified data] | [DATA_NEEDED: RoHS status of Rochester-sourced part] |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 900 |
| Macro Cells | — | 48 |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| Logic Array Blocks | — | 4 |
| Maximum Operating Frequency | — | 22.2 MHz |
| Supply Voltage (Vcc) | — | 5 V (±5%) |
| Process Technology | — | 5 V CMOS EPROM |
| 動作温度 | — | 0 °C to +70 °C (commercial) |
| Lead-Free | — | [DATA_NEEDED: lead-free finish] |