EP1K50QC208-3 vs EP1K50QC208-3N 比較

詳細な並列比較: EP1K50QC208-3 メーカー: Altera および EP1K50QC208-3N メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP1K50QC208-3 EP1K50QC208-3N
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $12.10 $13.85
Family ACEX 1K ACEX-1K
Logic Elements / Cells 2,880 —
Typical Gates 50,000 50,000
RAM Bits 40,960 —
Logic Array Blocks (LABs) 360 360
Embedded Array Blocks (EABs) 12 —
User I/O Pins 147 —
Maximum Operating Frequency 166.67 MHz 166.67 MHz
Speed Grade -3 —
Core Supply Voltage 2.5 V —
Process Technology 0.22 µm CMOS 0.22 µm CMOS
パッケージ 208-pin PQFP (BFQFP) 208-pin PQFP / BFQFP (Plastic Quad Flat Pack)
実装タイプ Surface Mount Surface Mount
動作温度 Commercial (0°C to +70°C) [DATA_NEEDED: exact range] 0 °C to +70 °C (Commercial)
Configuration Mode Passive Serial, Active Serial, JTAG —
I/O Standards LVTTL, LVCMOS, PCI —
Design Tool Support Quartus II, MAX+PLUS II —
RoHS ステータス unknown —
Logic Elements (LEs) — 2,880
Embedded RAM — 40,960 bits (10 EABs × 4,096 bits)
Maximum User I/Os — 147
Pin-to-Pin Logic Delay — 0.5 ns (typical, -3 speed grade)
Core Supply Voltage (VCCINT) — 2.5 V
I/O Supply Voltage (VCCIO) — 3.3 V (PCI-compatible I/O banks)
Programming Interface — IEEE 1149.1 JTAG + in-system configurable
Lead-Free / RoHS — Compliant (Pb-free terminal finish per 'N' suffix)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼