EP1K50QC208-3 vs EP1K50QC208-3N Comparação

Comparação detalhada lado a lado de EP1K50QC208-3 por Altera e EP1K50QC208-3N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1K50QC208-3 EP1K50QC208-3N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $12,10 $13,85
Family ACEX 1K ACEX-1K
Logic Elements / Cells 2,880 —
Typical Gates 50,000 50,000
RAM Bits 40,960 —
Logic Array Blocks (LABs) 360 360
Embedded Array Blocks (EABs) 12 —
User I/O Pins 147 —
Maximum Operating Frequency 166.67 MHz 166.67 MHz
Speed Grade -3 —
Core Supply Voltage 2.5 V —
Process Technology 0.22 µm CMOS 0.22 µm CMOS
Encapsulamento 208-pin PQFP (BFQFP) 208-pin PQFP / BFQFP (Plastic Quad Flat Pack)
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação Commercial (0°C to +70°C) [DATA_NEEDED: exact range] 0 °C to +70 °C (Commercial)
Configuration Mode Passive Serial, Active Serial, JTAG —
I/O Standards LVTTL, LVCMOS, PCI —
Design Tool Support Quartus II, MAX+PLUS II —
Status RoHS unknown —
Logic Elements (LEs) — 2,880
Embedded RAM — 40,960 bits (10 EABs × 4,096 bits)
Maximum User I/Os — 147
Pin-to-Pin Logic Delay — 0.5 ns (typical, -3 speed grade)
Core Supply Voltage (VCCINT) — 2.5 V
I/O Supply Voltage (VCCIO) — 3.3 V (PCI-compatible I/O banks)
Programming Interface — IEEE 1149.1 JTAG + in-system configurable
Lead-Free / RoHS — Compliant (Pb-free terminal finish per 'N' suffix)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação