EP20K200EFC484-1 vs EP20K200EFC484-2N 比較
詳細な並列比較: EP20K200EFC484-1 メーカー: Altera および EP20K200EFC484-2N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP20K200EFC484-1 | EP20K200EFC484-2N |
|---|---|---|
| ブランド | Altera | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $68.40 | $175.00 |
| Family | APEX 20KE | APEX-20KE |
| Logic Elements / Cells | 8320 | — |
| System Gates | 200000 | 200,000 |
| Embedded Memory (Bits) | 106496 | — |
| Maximum User I/O | 376 | 376 |
| Number of PLLs | 4 | — |
| Core Voltage | 1.8 V | 1.8 V |
| Process Technology | 0.22 µm CMOS | 0.22 µm CMOS |
| パッケージ | 484-BGA (FineLine BGA) | 484-FBGA (FineLine BGA), 23x23 mm, 1.0 mm pitch |
| Package Ball Count | 484 | — |
| 実装タイプ | Surface Mount | Surface Mount (BGA) |
| 動作温度 | -40 °C to +85 °C (industrial, inferred from grade code) | 0 °C to +85 °C (Commercial) |
| I/O Standard Support | LVDS, PCI, LVTTL, LVCMOS, SSTL, HSTL | — |
| Programming Interface | IEEE 1149.1 JTAG, passive serial, passive parallel | — |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| MSLレベル | [DATA_NEEDED: MSL moisture sensitivity level] | — |
| Product Type | — | FPGA - Field Programmable Gate Array |
| Logic Elements | — | 8,320 |
| Total RAM Bits | — | 106,496 |
| Embedded System Blocks (ESB) | — | 52 (True Dual-Port RAM) |
| Supply Voltage Range | — | 1.71 V to 1.89 V |
| Logic Family | — | CMOS |
| Propagation Delay (typ.) | — | 2.5 ns |
| Configuration Modes | — | Passive Serial, Passive Parallel Async, JTAG |
| PLLs | — | 4 |
| Speed Grade | — | -2 |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |