EP20K400GI655-1V vs EP20K400GI655-1X 比較
詳細な並列比較: EP20K400GI655-1V メーカー: Intel および EP20K400GI655-1X メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Altera
EP20K400GI655-1X - 400K Gate APEX 20K FPGA, 16640 Logic Elements, 655-Pin CPGA | Altera (Intel)
EP20K400GI655-1X Obsolete仕様比較
| パラメータ | EP20K400GI655-1V | EP20K400GI655-1X |
|---|---|---|
| ブランド | Intel | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $155.00 | $160.00 |
| Family | APEX 20K | APEX 20K |
| Typical Gates | 400,000 | — |
| Logic Elements | 16,640 | 16640 |
| Maximum User I/O | 502 | — |
| Dedicated Inputs | 4 | 4 |
| Package Type | CBGA-655 (Ceramic Ball Grid Array) | Ceramic Pin Grid Array (CPGA) |
| Package Code (JESD-30) | S-CPGA-P655 | S-CPGA-P655 |
| Package Equivalence Code | SPGA655, 47x47 | SPGA655,47X47 |
| Process Technology | CMOS | CMOS, SRAM-based configuration |
| Propagation Delay | 2.5 ns | 2.5 ns (typical for -1 grade) |
| Core Supply Voltage | 2.5 V | — |
| I/O Supply Voltage | 2.5 V / 3.3 V | — |
| Configuration | In-system programmable via JTAG | — |
| Boundary Scan | IEEE 1149.1 JTAG | — |
| 動作温度 | [DATA_NEEDED: industrial vs military grade] | -40 C to +85 C (industrial) |
| MSLレベル | 1 | — |
| Package Body Material | Ceramic | CERAMIC (metal-sealed co-fired) |
| RoHS ステータス | [DATA_NEEDED] | Compliant |
| Device | — | EP20K400 |
| Number of Terminals | — | 655 |
| User I/O Lines | — | 502 |
| Speed Grade | — | -1 |
| 湿気感度レベル（MSL） | — | 1 |
| Peak Reflow Temperature | — | 220 C |
| 実装タイプ | — | Through-Hole (PGA) |