EP20K400GI655-1V vs EP20K400GI655-1X 비교
다음의 상세 나란히 비교: EP20K400GI655-1V 제조: Intel 및 EP20K400GI655-1X 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
Altera
EP20K400GI655-1X - 400K Gate APEX 20K FPGA, 16640 Logic Elements, 655-Pin CPGA | Altera (Intel)
EP20K400GI655-1X Obsolete사양 비교
| 파라미터 | EP20K400GI655-1V | EP20K400GI655-1X |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | 최종 구매 | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $155.00 | $160.00 |
| Family | APEX 20K | APEX 20K |
| Typical Gates | 400,000 | — |
| Logic Elements | 16,640 | 16640 |
| Maximum User I/O | 502 | — |
| Dedicated Inputs | 4 | 4 |
| Package Type | CBGA-655 (Ceramic Ball Grid Array) | Ceramic Pin Grid Array (CPGA) |
| Package Code (JESD-30) | S-CPGA-P655 | S-CPGA-P655 |
| Package Equivalence Code | SPGA655, 47x47 | SPGA655,47X47 |
| Process Technology | CMOS | CMOS, SRAM-based configuration |
| Propagation Delay | 2.5 ns | 2.5 ns (typical for -1 grade) |
| Core Supply Voltage | 2.5 V | — |
| I/O Supply Voltage | 2.5 V / 3.3 V | — |
| Configuration | In-system programmable via JTAG | — |
| Boundary Scan | IEEE 1149.1 JTAG | — |
| 동작 온도 | [DATA_NEEDED: industrial vs military grade] | -40 C to +85 C (industrial) |
| MSL 레벨 | 1 | — |
| Package Body Material | Ceramic | CERAMIC (metal-sealed co-fired) |
| RoHS 상태 | [DATA_NEEDED] | Compliant |
| Device | — | EP20K400 |
| Number of Terminals | — | 655 |
| User I/O Lines | — | 502 |
| Speed Grade | — | -1 |
| 습도 민감도 레벨 (MSL) | — | 1 |
| Peak Reflow Temperature | — | 220 C |
| 실장 유형 | — | Through-Hole (PGA) |