EP610DC-35 vs EP610DC-20 比較

詳細な並列比較: EP610DC-35 メーカー: Altera および EP610DC-20 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP610DC-35 EP610DC-20
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $18.40 $15.85
Device Type CPLD - Classic EPLD —
Family Altera Classic EP610 Classic EP610
Macrocells 16 —
Usable Gates 300 —
Propagation Delay (tPD) 35 ns 22 ns
Maximum Frequency (fMAX) 28.6 MHz —
Pipelined Data Rate up to 100 MHz —
Supply Voltage (VCC) 5 V 4.75 V to 5.25 V (5 V nominal)
Process Technology CMOS CMOS, UV-erasable floating gate
Program/erase Method UV-erasable (windowed CERDIP) —
パッケージ 24-pin CDIP (windowed CERDIP) 0.300 inch 24-pin Ceramic DIP (CDIP-24) with UV window
実装タイプ Through-Hole (DIP) Through-hole
動作温度 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] 0 °C to 70 °C (commercial)
Manufacturer Originally Altera; today supplied via Rochester Electronics (authorized) —
RoHS ステータス [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] [DATA_NEEDED: RoHS compliance status]
Product Type — CMOS UV-Erasable Programmable Logic Device (EPLD)
Logic Macrocells — 16
Dedicated Inputs — 4
I/O Pins — 16 (bidirectional)
Total Usable Pins — 20
Product Terms (p-terms) — 160
Maximum Toggle Frequency (fMAX) — 55.6 MHz
Programming Method — UV erasure + parallel programmer
Lead-Free — [DATA_NEEDED: lead-free status]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼